基于OrCAD/PSpice9的電路優(yōu)化設(shè)計

申請免費試用、咨詢電話：400-8352-114

摘要：介紹了OrCAD/PSpice9的特點，通過實例說明了基于OrCAD/PSpice9環(huán)境下的電路優(yōu)化設(shè)計過程。

　　1. 引言

　　電子設(shè)計自動化（EDA）是以電子系統(tǒng)設(shè)計軟件為工具，借助于計算機來完成數(shù)據(jù)處理、模擬評價、設(shè)計驗證等工序，以實現(xiàn)電子系統(tǒng)或電子產(chǎn)品的整個或大部分設(shè)計過程的技術(shù)。它具有設(shè)計周期短、設(shè)計費用低、設(shè)計質(zhì)量高、數(shù)據(jù)處理能力強，設(shè)計資源可以共享等特點。電路通用分析軟件OrCAD/PSpice9以其良好的人機交互性能，完善的電路模擬、仿真、設(shè)計等功能，已成為微機級EDA的標(biāo)準(zhǔn)系列軟件之一。本文基于OrCAD/PSpice9的電路優(yōu)化設(shè)計方法，通過實例分析了有源濾波器的優(yōu)化設(shè)計過程。

　　2. OrCAD/PSpice9軟件的特點

　　OrCAD/PSpice9是美國OrCAD INC.公司研制的一種電路模擬及仿真的自動化設(shè)計軟件，它不僅可以對模擬電路、數(shù)字電路、數(shù)/?；旌想娐返冗M行直流、交流、瞬態(tài)等基本電路特性的分析，而且可以進行蒙托卡諾（Monte Carlo）統(tǒng)計分析，最壞情況（Worst Case）分析、優(yōu)化設(shè)計等復(fù)雜的電路特性分析。相比PSpice8.0及以前版本，具有如下新的特點：

　　改變了批處理運行模式?？梢栽赪INDOWS環(huán)境下，以人機交互方式運行。繪制好電路圖，即可直接進行電路模擬，無需用戶編制繁雜的輸入文件。在模擬過程中，可以隨時分析模擬結(jié)果，從電路圖上修改設(shè)計。

　　以O(shè)rCAD/Capture作為前端模塊。除可以利用Capture的電路圖輸入這一基本功能外，還可實現(xiàn)OrCAD中設(shè)計項目統(tǒng)一管理，具有新的元器件屬性編輯工具和其他多種高效省時的功能。

　　將電路模擬結(jié)果和波形顯示分析兩大模塊集成在一起。Probe只是作為其中的一個窗口，這樣可以啟動多個電路模擬過程，隨時修改電路特性分析的參數(shù)設(shè)置，并可在重新進行模擬后繼續(xù)顯示、分析新的模擬結(jié)果。

　　引入了模擬類型分組的概念。每個模擬類型分組均有各自的名稱，分析結(jié)果數(shù)據(jù)單獨存放在一個文件中，同一個電路可建立多個模擬類型分組，不同分組也可以針對同一種特性分析類型，只是分析參數(shù)不同。

　　擴展了模型參數(shù)生成軟件的功能。模型參數(shù)生成軟件ModelED可以統(tǒng)一處理以文本和修改規(guī)范兩種形式提取模型參數(shù)；新增了達(dá)林頓器件的模型參數(shù)提取；完成模型參數(shù)提取后，自動在圖形符號庫中增添該器件符號。

　　增加了亞微米MOS器件模型EKV2-6.EKV2-6是一種基于器件物理特性的模型，適用于采用亞微米工藝技術(shù)的低壓、小電流模擬電路和數(shù)/?；旌想娐返哪M分析。

　　3. 電路優(yōu)化設(shè)計

　　所謂電路優(yōu)化設(shè)計，是指在電路的性能已經(jīng)基本滿足設(shè)計功能和指標(biāo)的基礎(chǔ)上，為了使得電路的某些性能更為理想，在一定的約束條件下，對電路的某些參數(shù)進行調(diào)整，直到電路的性能達(dá)到要求為止。OrCAD/PSpice9軟件中采用PSpice Optimizer模塊對電路進行優(yōu)化設(shè)計，可以同時調(diào)整電路中8個元器件的參數(shù)，以滿足最多8個目標(biāo)參數(shù)和約束條件的要求?？梢愿鶕?jù)給定的模型和一組晶體管特性數(shù)據(jù)，優(yōu)化提取晶體管模型參數(shù)。

　　3.1  電路優(yōu)化基本條件

　　調(diào)用PSpice Optimizer模塊對電路進行優(yōu)化設(shè)計的基本條件如下：

　　電路已經(jīng)通過了PSpice的模擬，相當(dāng)于電路除了某些性能不夠理想外，已經(jīng)具備了所要求的基本功能，沒有其他大的問題。

　　電路中至少有一個元器件為可變的值，并且其值的變化與優(yōu)化設(shè)計的目標(biāo)性能有關(guān)。在優(yōu)化時，一定要將約束條件（如功耗）和目標(biāo)參數(shù)（如延遲時間）用節(jié)點電壓和支路電流信號表示。

　　存在一定的算法，使得優(yōu)化設(shè)計的性能能夠成為以電路中的某些參數(shù)為變量的函數(shù)，這樣PSpice才能夠通過對參數(shù)變化進行分析來達(dá)到衡量性能好壞的目的。

　　3.2 電路優(yōu)化設(shè)計步驟

　　調(diào)用PSpice Optimizer進行電路優(yōu)化設(shè)計，一般按以下4個步驟：

　?。?） 新建設(shè)計項目，完成電路原理圖設(shè)計。這一歩的關(guān)鍵是在電路中放置OPTPARAM符號，用于設(shè)置電路優(yōu)化設(shè)計過程中需要調(diào)整的元器件名稱及有關(guān)參數(shù)值；

　?。?） 根據(jù)待優(yōu)化的特性參數(shù)類別調(diào)用PSpice A/D進行電路模擬檢驗，確保電路設(shè)計能正常工作，基本滿足功能和特性要求；

　　（3） 調(diào)用PSpice Optimizer模塊，設(shè)置可調(diào)整的電路元器件參數(shù)、待優(yōu)化的目標(biāo)參數(shù)和約束條件等與優(yōu)化有關(guān)的參數(shù)。這一歩是優(yōu)化設(shè)計的關(guān)鍵。優(yōu)化參數(shù)設(shè)置是否合適將決定能否取得滿意的優(yōu)化結(jié)果；

　?。?） 啟動優(yōu)化迭代過程，輸出優(yōu)化結(jié)果。

　　3.3 電路優(yōu)化設(shè)計實例濾波器電路如圖2所示。優(yōu)化目標(biāo)要求中心頻率（Fc）為10Hz；3dB帶寬（BW）為1Hz，容差為10%；增益（G）為10，容差為10%.

　　gain、Rfc和Rbw，用來調(diào)整中心頻率、帶寬以及增益，且這種調(diào)整是相互影響的。三個可變電阻的阻值是由滑動觸點的位置SET確定的，顯然SET值的范圍為0-1，所以將三個電位器的位置參數(shù)分別設(shè)置為aG、aBW和aFc.

　　由于對濾波器的優(yōu)化設(shè)計是交流小信號分析，因此應(yīng)將分析類型“Analysis type”設(shè)置為“AC Sweep/Noise”；掃描類型“AC Sweep Type”設(shè)置為“Logarithmic”：“Points/Decade”設(shè)置為100；起始頻率“Start”和終止頻率“End”分別設(shè)置為1Hz和100Hz.

　　設(shè)置好待調(diào)整的元器件參數(shù)以后，調(diào)用PSpice Optimizer模塊并在優(yōu)化窗口中設(shè)置增益（G）、中心頻率（Fc）和帶寬（BW）三個優(yōu)化指標(biāo)。并利用PSpice中提供的特征值函數(shù)定義這三個優(yōu)化指標(biāo).

　　調(diào)用PSpice A/D進行模擬計算，在相應(yīng)窗口中顯示中心頻率的值為8.3222，帶寬為0.712187，增益為14.8106.顯然這與要求的設(shè)計指標(biāo)有差距，需要通過優(yōu)化設(shè)計達(dá)到目標(biāo)。

　　在優(yōu)化窗口中選擇執(zhí)行Tune/Auto/Start子命令，即可開始優(yōu)化過程。

　　可見，對電路進行優(yōu)化設(shè)計后，電路指標(biāo)均能滿足設(shè)計要求。另外，完成優(yōu)化設(shè)計后，還可以從不同角度顯示和分析優(yōu)化結(jié)果。

　　4. 結(jié)束語

　　從上面的例子可以看出，當(dāng)電路的功能已經(jīng)大致完成，但仍需要對一些指標(biāo)進行優(yōu)化，這時調(diào)用PSpice Optimizer來完成這一優(yōu)化過程是相當(dāng)方便的。如果用戶能夠觀察出具體是什么因素影響了電路的某項性能，從而知道調(diào)節(jié)哪些參數(shù)可使該性能更加理想；那么，應(yīng)用PSpice Optimizer對該電路進行調(diào)整也是完全合適的。

　　需要強調(diào)的是，PSpice Optimizer的自動化設(shè)計程度也是相對的，如果所設(shè)計的電路距離它的基本功能還相差甚遠(yuǎn)的話，用PSpice Optimizer來進行優(yōu)化設(shè)計是很難達(dá)到理想效果的。同時它不能創(chuàng)建電路，不能對電路中的敏感元素進行優(yōu)化設(shè)計。